담당업무          

* SOC 설계

지원자격          

* RTL (Verilog), C언어 필수

* IP Verification & Design 경험자

* SOC(Application Processor) Full-chip Design 유경험자 우대

우대사항          

* SOC를 위한 Security 유경험자 우대

* High Speed Serial Interface IP에 대한 유경험자 우대

* Broadcasting System 유경험자 우대

* 반도체 설계 프로젝트 매니지먼트 유경험자 우대 (이력서 제출시 표시 요망)

* 영어 가능자 우대

경력 (3~12년)    

담당업무          

* SOC Front-End

지원자격          

* Synthesis, Static Timing Analysis, Logic Equivalence Check 경험자

* DFT (Scan/BIST/JTAG) 경험자

우대사항          

* CDC(Clock-Domain-Cross) Check 유경험자 우대

* Full Chip/Layout Interface 유경험자, Tcl/Perl 사용자, 영어 가능자 우대

경력 (5~12년)    

담당업무          

* SOC RTL Designer(DRAM관련 경험자)

지원자격          

* AP(Application Processor) 경험자

* DRAM(DDR3,4,LPDDR4 등) 유경험자

  - PHY 및 DRAM Interface 경험이 많아야하고, 빠른 동작속도 경험자 우대(1.6GHz)

* Verilog RTL,  Cadence & Synopsys Simulation 환경, Synthesis (DC), Timing Analysis (PrimeTime)